powered by─ 株式会社誠和電機製作所の採用・求人情報
中途採用(正社員)

LSIの回路設計、検証、論理合成エンジニア   ※年間休日128日。残業は月20時間以内。 / 株式会社誠和電機製作所

仕事内容
ハードウェア記述言語による半導体の回路設計、検証、および論理合成を担当していただきます。お任せするのは、当社の売上8割を占める大手メーカーのプロジェクト。「少数の会社なのに、こんな案件に携わっているんだ!」と、驚くかもしれません。

■あなたのレベルに応じて、教育内容を決定。
「これ」といった教育制度はご用意していません。というのも、ご入社される方によって、経験もレベルもさまざまだから。基本的な知識から勉強したり。案件を担当しながらOJTで覚えてもらったり。あなたにピッタリの方法で、技術が磨けるようサポートしていきます。

■活躍するのは、腕に覚えがある技術者ばかり。
在籍するエンジニアは、社長を含めて5名。少数ながら大手メーカーのプロジェクトに携われているのが、技術力の高さの証です。全員、商品企画といった上流工程から携われるほどの技術の持ち主。ちょうど「そろそろ自社商品も開発しよう」と計画を立てているところです。

■携わるプロジェクトは、大手メーカーの有名商品。
申し訳ありません。セキュリティの兼ね合いで、詳しいことは言えません。商品名を言うだけで、すべてが伝わってしまうため、商品名すら言えません。ただ、「そんな有名商品を手がけているんだ!」とあなたが驚くものであることは確かです。

【主な業務】
▼詳細設計
要求機能を実現するために、論理的に正しい回路構成を詳細に決め、ハードウェア記述言語によるコーディングをします。

▼設計検証
回路が要求仕様通りに実現されるかシミュレーションを実施。バグが発生してしまったら、再度設計を見直します。

⇒まずは設計補助などの簡単なところから。それから詳細設計にチャレンジしていきましょう。

【設計部分】
■メモリ、マイコン、デジタル信号処理、画像/音声処理、ASIC、FPGA
応募資格
【職種・業種未経験、第二新卒歓迎!】
■電子回路の知識(デジタル回路)
└たとえば工業高校の電気科や電気の専門学校に通っていた方を想定。転職回数・離職期間・過去の雇用形態など一切問いません。
■ハードウェア記述言語の知識をお持ちの方(Verilog-HDL、VHDL、System-Verilog、System-C等)
募集背景
◎創業30年以上!初めて求人広告を出しました!
プリント基板の製造、アセンブリを主体業務としてスタートした当社。製造のみにとどまらず、通信技術・制御技術に関する、開発およびサポートも手がけています。今後も、お客様により多くの技術的貢献の出来る会社に成長していくために、新しい方を採用することになりました。
勤務地
本社/神奈川県川崎市幸区北加瀬2-8-5
※転勤はありません。
※プロジェクト先はクライアントのオフィスが中心です。
アクセス
・JR線「新川崎駅」より徒歩13分
・JR線「川崎駅」よりバスで約20分「北加瀬」下車、徒歩3分
・東急線「元住吉駅」よりバスで約15分「北加瀬」下車、徒歩3分
勤務時間
《フレックスタイム制》
標準労働時間1日8時間(コアタイム10:00~15:00)
※残業は月20時間以内とほとんどありません。
給与
月給28万円~
※年齢・能力・前職給与などを考慮して決定します。
休日休暇
≪年間休日128日!1年の1/3以上がお休みです!≫
■完全週休2日制(土・日)
■祝日
■年末年始休暇(3~4日)
■GW休暇 
■夏季休暇(3日)
■有給休暇
■慶弔休暇
福利厚生
■昇給あり
■賞与あり ※業績による
■各種社会保険完備(雇用・労災・健康・厚生年金)
■交通費全額支給
■時間外手当
■出張手当
■職能手当
■役職手当
採用ページTOPへ戻る
SHARE